天眼查App显示，2025年6月20日，「一种时钟信号延迟的控制电路」正式进入专利公布阶段。申请人为凯德技术长沙股份有限公司，该项基本电子电路专利涉及时钟信号延迟控制领域。据专利信息显示，该发明实现了显著优化的技术效果。发明人为陈奇志、喻磊、钟晓宏。 「本发明公开了一种时钟信号延迟的控制电路，包括若干运算放大器、若干MOS管、若干电阻、若干连接器、若干二极管，运算放大器U1同相端和电容C1一端、二极管D2阴极连接，反相端和电阻R1一端、电阻R2一端连接；运算放大器U6同相端和触发器U5第五引脚连接，反相端和电阻R20一端、电阻R21一端连接，输出端和电阻R20另一端、MOS管Q1栅极连接；MOS管Q1漏极和连接器P1端连接，源极和电阻R4一端、电阻R5一端连接；触发器U5第一引脚和第四引脚连接，第二引脚和第六引脚连接，第三引脚和电阻R14一端、连接器P3端连接，第十四引脚、电阻R2另一端和电源连接；二极管D2阳极和电阻R4另一端连接。」

免责声明：本文内容由开放的智能模型自动生成，仅供参考。