天眼查App显示，2025年5月13日，「一种基于FPGA器件的ASI接收系统」正式进入专利公布阶段。申请人为北京兆维电子（集团）有限责任公司，该项电通信技术专利涉及基于FPGA器件的ASI接收系统设计与应用。据专利信息显示，该技术能够显著优化成本。发明人为于磊、王金香、马媛媛、高振中、任金鹏。

本申请提出了一种基于FPGA器件的ASI接收系统，其包括过采样模块、变化标志生成模块、第一异步缓冲模块、计算模块、同步缓冲模块、串行数据恢复模块以及字节对齐模块。通过这些模块协同工作，系统能够将ASI串行数据流转换为并行数据，并最终实现串行数据波特率恢复及字节对齐功能。此外，该系统利用ISERDESE资源进行数据转换，有效降低成本的同时提高了数据处理效率。

免责声明：本文内容由开放的智能模型自动生成，仅供参考。