天眼查App显示，2025年7月22日，「基于FPGA实现多路ADC数据同步处理的方法」专利正式进入专利的公布阶段。申请人为创远信科（上海）技术股份有限公司，该项计算；推算；计数领域的专利涉及多路ADC数据同步处理技术场景。据专利信息显示，通过使能信号EN_start和EN_end控制处理流程的同步启停，确保多路ADC数据同步处理，提升准确性与有效性。发明人为童杰、李栋、程家俊、彭隆凯、刘清、沈意。本发明包括FPGA接收外部时钟发生器产生的时钟频率，并作为FPGA的工作时钟；FPGA内部生成多组同频时钟和同相时钟，分别作为各路ADC芯片的工作时钟；FPGA接收各路ADC的采样数据，设置一个使能信号，在使能信号有效时，分别对各路采样数据进行数字下变频、抽取滤波及FIR滤波的处理；在FIR滤波完成后，生成另一个使能信号EN_end，进一步存储数据或传输至上位机。

免责声明：本文内容由开放的智能模型自动生成，仅供参考。